ひたすら実装

何を思ったか、１０時前に学校に到着。誰もいなかったんで、教室をまちがえたかと不安になった。午後はずっと地下でVHDL。パイプライン処理は図で見る分には単純そうながら、かなり記述に苦戦。とりあえずsyntaxはOKな段階までいったものの、構成を見直して書きなおし。デバッグを考えるだけで気が重い。一方、「中の人」は着々とデバッグを進めていた。ってか２日程度であれを完成させてるし…。F氏と話してたのだけど、僕らにとって一番のプレッシャー要因は同じチームの彼ではなかろうか。うー、早く書き上げなきゃ！